FF回路

1. FF素子
   
   
   1. D型記憶素子：７４７４
      １４ピンのパッケージに二つのD型FFが組み込まれています。
      
      
      
      
   2. 詳細図
      内部回路は、ラッチを3個接続した回路になっています。
      
      
      
      
   3. シンボル図と機能
      　FFはクロック信号（CK）の立ち上がりエッジ（変化）で、D信号の値を記憶する記憶素子です。記憶値はQに、その反転した値を＾Qに出力します。
      
      
      
      CLR信号を0にすると Qをクリア(0)し、PRを0にすると、Qをプリセット(1)にします。
      
      
   4. 応用回路（レジスタ）
      
      このFFを複数利用すると、nビットの記憶ができます。これをレジスタ回路と呼びます。各FFのD入力に記憶したい信号を接続します。3本のデータ信号が別のFFのデータ信号に入ります。クロックはかくFFに共通です。
      下図は3ビットのレジスタです。まず、リセット(reset)を０にして、すべてのFFを0にします。
      
      次に、resetを１にして、clockを１にすると、FFのA,Cの値がD入力のスイッチの値に応じて１にセットされます。
      
      
      この状態は、clockを０の戻しても変化しません（記憶されています）。
      
      
2. シフトレジスタ：７４１６４
   
   
   1. 端子
      74164は8ビットのシフトレジスタで、CLR端子を0に「すると、QA〜QH はすべて0にクリアされます。CKにパルスを入れるとAとBのANDがQAに記録され、QB〜QE は1ビット右にシフトされます。
      
      
      
      詳細回路は以下のようになっています。内部は8個のFFから構成されます。clockとCLEARは共通に接続されています。QAの入力はA,BのANDで、他のFFのD入力は左のFFの出力を接続しています。
      
      
      　端子図と展開図は　CQ出版　74シリーズIC規格表 から引用させていただきました。
      
      
   2. 利用法
      
      シフトレジスタ（74164）のCLR端子を0に「すると、QA〜QH はすべて0にクリアされます。A,Bを１にして、CKにパルスを入れるとパルスの数だけ、QA〜QH が１になります。たとえば、パルスを３個入れると、Qa,Qb,QCが１になり、QD〜QH は0のままです。パルスの数だけ、右シフトが起こり、A * B の値を取り込みます。
      
      
      
      この素子の QA〜QH を LED バーに接続します（LEDの2本は利用できません）。PICの1本をCLRに、他の1本をCKに接続すれば、LEDバーを点灯制御できます。このICを3個直列に接続すれば（前段のQHを次段のA,Bに接続）、24レベルまでのバーコードを 2本の信号線で制御できます。
      　このファミリのICは右下（７ピン）にグランド、左上（14ピン）に５Vを接続します。